DIP封装（Dual In-line Package），也叫双列直插式封装技术，指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路均采用这种封装形式，其引脚数一般不超过100。DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。3）变更零件脚成型方式，避免Coating落于孔内，或察看孔径与线径之搭配是否有风孔之现象。
表面贴装技术SMT
表面安装技术，英文称之为“Surface Mount Technology”,简称SMT，它是将表面贴装元器件贴、焊到印制电路板表面规定位置上的电路装联技术，所用的负责制电路板无无原则钻孔。具体地说，就是首先在印制板电路盘上涂布焊锡膏，再将表面贴装元器件准确地放到涂有焊锡膏的焊盘上，通过加热印制电路板直至焊锡膏熔化，冷却后便实现了元器与印制板之间的互联。20世纪80年代，SMT生产技术日趋完善，用于表面安装技术的元器件大量生产，价格大幅度下降，各种技术性能好，价格低的设备纷纷面世，用SMT组装的电子产品具有体积小，性能好、功能全、价位低的优势，故SMT作为新一代电子装联技术，被广泛地应用于航空、航天、通信、计算机、汽车、办公自动化、家用电器等各个领域的电子产品装联中。一、DIP后焊不良-短路特点：在不同线路上两个或两个以上之相邻焊点间，其焊垫上之焊锡产生相连现象。
一、DIP后焊不良-短路
特点：在不同线路上两个或两个以上之相邻焊点间，其焊垫上之焊锡产生相连现象。
允收标准：无此现象即为允收，若发现即需二次补焊。
影响性：严重影响电气特性，并造成零件严重损害。
1，短路造成原因：
1）板面预热温度不足。
2）输送带速度过快，润焊时间不足。
3）助焊剂活化不足。
4）板面吃锡高度过高。
5）锡波表面氧化物过多。
6）零件间距过近。
7）板面过炉方向和锡波方向不配合。
三、DIP后焊不良-元件脚长
特点：零件线脚吃锡后，其焊点线脚长度超过规定之高度者。
允收标准：φ≦0.8mm → 线脚长度小于2.5mm；φ＞0.8mm → 线脚长度小于3.5mm
影响性：1.易造成锡裂。2.吃锡量易不足。3.易形成安距不足。
1，元件脚长造成原因：
1）插件时零件倾斜，造成一长一短。
2）加工时裁切过长。
元件脚长补救措施:
A.确保插件时零件直立，可以加工的方式避免倾斜。
B.加工时必须确保线脚长度达到规长度。
3）注意组装时偏上、下限之线脚长。
昨天在知乎里面提了个问题“电子元器件存放多久后需要重新评估焊锡性，有没有标准定义？”，一天下来发现大家其实针对这个问题都没有好好的研究过，所以今天在这里好好的跟大家讨论讨论关于电子元器件在运输与存储方面的一些标准，以及标准要求。
首先，我们先聊一下研究这个问题的背景，前不久我的一位从事供应商质量管理的朋友碰到了个麻烦事情，他们SMT在打板时发现有一个批次的MOSFET发生大批量拒焊问题，所以判定为零件长期未使用造成了元器件的焊锡性失效，但问题是制造商并没有将相应MOS的保质期写在零件的规格书中，所以导致这位SQE也没办法判定，是否为真的过期导致。焊一条线：分穿孔焊、埋头焊等的标准时间及工价（以底薪920计算，您可以直接给出你的标准加上您当地的底薪）4、（1）如果一块DIP插件一块10拼板（94H。
以上信息由专业从事SMT加工生产的恒域新和于2024/7/2 5:06:41发布
转载请注明来源：http://m.tz1288.com/qynews/hyxinhe-2779048404.html
