一、DIP后焊不良-短路
特点：在不同线路上两个或两个以上之相邻焊点间，其焊垫上之焊锡产生相连现象。
允收标准：无此现象即为允收，若发现即需二次补焊。
影响性：严重影响电气特性，并造成零件严重损害。
1，短路造成原因：
1）板面预热温度不足。
2）输送带速度过快，润焊时间不足。
3）助焊剂活化不足。
4）板面吃锡高度过高。
5）锡波表面氧化物过多。
6）零件间距过近。
7）板面过炉方向和锡波方向不配合。
2，短路补救措施:
1）调高预热温度。
2）调慢输送带速度，并以Profile确认板面温度。
3）更新助焊剂。
4）确认锡波高度为1/2板厚高。
5）清除锡槽表面氧化物。
6）变更设计加大零件间距。
7）确认过炉方向，以避免并列线脚同时过炉或变更设计并列线脚同一方向过炉。
二、DIP后焊不良-漏焊
特点：零件线脚四周未与焊锡熔接及包覆。
允收标准：无此现象即为允收，若发现即需二次补焊。
影响性：电路无法导通，电气功能无法显现，偶尔出现焊接不良，电气测试无法检测。
深圳市恒域新和电子有限公司市一家的电子产品一条龙服务加工厂，自创办以来引进欧洲、日本等高科技生产设备和技术及先进的生产管理模式。承接OEM、ODM服务。现拥有SMT部、COB部、DIP部、PCBA部等四个部门。可提供通讯模块类·数码MID·工业工控·电力等产品。表面贴装技术SMT表面安装技术，英文称之为“SurfaceMountTechnology”,简称SMT，它是将表面贴装元器件贴、焊到印制电路板表面规定位置上的电路装联技术，所用的负责制电路板无无原则钻孔。品质+服务1OO%满意!
双列直插封装（英语：dual in-line package） 也称为DIP封装或DIP包装，简称为DIP或DIL，是一种集成电路的封装方式，集成电路的外形为长方形，在其两侧则有两排平行的金属引脚，称为排针。DIP包装的元件可以焊接在印刷电路板电镀的贯穿孔中，或是插入在DIP插座上。其中具有翼形短引线者称为SOL器件，具有J型短引线者称为SOJ器件。
由于有些新的元件只提供表面贴装技术封装的产品，因此有许多公司生产将SMT元件转换为DIP包装的转接器，可以将表面贴装技术封装的IC放在转接器中，像DIP包装元件一样的再接到面包板或其他配合直插式元件的电路原形板（像洞洞板）中。
欢迎各新老客户前来我厂洽谈业务，了解更多请咨询深圳市恒域新和电子有限公司！
昨天在知乎里面提了个问题“电子元器件存放多久后需要重新评估焊锡性，有没有标准定义？”，一天下来发现大家其实针对这个问题都没有好好的研究过，所以今天在这里好好的跟大家讨论讨论关于电子元器件在运输与存储方面的一些标准，以及标准要求。
首先，我们先聊一下研究这个问题的背景，前不久我的一位从事供应商质量管理的朋友碰到了个麻烦事情，他们SMT在打板时发现有一个批次的MOSFET发生大批量拒焊问题，所以判定为零件长期未使用造成了元器件的焊锡性失效，但问题是制造商并没有将相应MOS的保质期写在零件的规格书中，所以导致这位SQE也没办法判定，是否为真的过期导致。理想状态下芯片面积和封装面积之比为1：1将是至好的，但这是无法实现的，除非不进行封装，但随着封装技术的发展，这个比值日益接近，现在已经有了1：1。
以上信息由专业从事COB加工价格的恒域新和于2024/7/24 7:06:44发布
转载请注明来源：http://m.tz1288.com/qynews/hyxinhe-2790635838.html
下一条：武汉奠基石来电咨询「多图」
