数字IC验证综合知识

接口的强大功能：一是简化模块之间的连接；二是实现类和模块之间的通信。可以说接口的功能固然强大，但是问题又来了：

首先，因为事务交易处理器中的方法采用了层次化应用的方式去访问对应端口的信号，所以我们只能为两个相同功能的接口分别编写两个几乎一样的事务交易处理器，为什么呢？因为采用的是层次化的应用，假如设计中的某个引脚名字需要修改，我们只能修改驱动这个端口的方法！如果你用的是PC+Astro那你可用write_milkway,read_milkway传递数据。这样还是有点繁琐，那么sv中有了虚接口的概念，事情就会变得更加简单了！

到底是如何操作的呢？

虚接口和对应的通用方法可以把设计和验证平台分隔开来，保证其不受设计改动的影响。当我们对一个设计的引脚名字进行改动的时候，我们无须改动驱动这个接口的方法，而是只需要在例化该事务交易处理器的时候，给虚接口绑定对应连接的实体接口即可。VCS具有目前行业中的模拟性能，其出色的内存管理能力足以支持千万门级的ASIC设计，而其模拟精度也完全满足深亚微米ASICSign-Off的要求。以此来实现事务交易处理器的更大重用性。

虚接口的定义：

virtual interface_type variable;

虚接口可以定义为类的一个成员，可以通过构造函数的参数或者过程进行初始化。

虚接口应用的具体步骤：

到此，我们就可以在事务交易处理器中，编写针对该接口的通用方法（如request和wait_for_bus），只要针对虚接口进行操作就可以，而该虚接口不针对特定的具体器件，只有在事务交易处理器的对象例化创建时，根据具体传递给他参数确定。

数字ic后端设计(一)

1. 数据准备。

　　对于 CDN 的 Silicon Ensemble而言后端设计所需的数据主要有是Foundry厂提供的标准单元、宏单元和I/O Pad的库文件，它包括物理库、时序库及网表库，分别以.lef、.tlf和.v的形式给出。前端的芯片设计经过综合后生成的门级网表，具有时序约束和时钟定义的脚本文件和由此产生的.gcf约束文件以及定义电源Pad的DEF（DesignExchange Format）文件。学习“数字集成电路基础”是一切的开始，可以说是进入数字集成电路门槛的步。(对synopsys 的Astro 而言，经过综合后生成的门级网表，时序约束文件 SDC是一样的,Pad的定义文件--tdf ， .tf 文件 --technology file， Foundry厂提供的标准单元、宏单元和I/OPad的库文件就与FRAM, CELL view, LM view 形式给出(Milkway 参考库 and DB, LIB file)

　　2. 布局规划。

　　主要是标准单元、I/O Pad和宏单元的布局。I/OPad预先给出了位置，而宏单元则根据时序要求进行摆放，标准单元则是给出了一定的区域由工具自动摆放。区别于SM2算法，SM9算法是以用户的标识（例如：、邮箱等）作为公钥，省略了交换数字证书公钥过程。布局规划后，芯片的大小，Core的面积，Row的形式、电源及地线的Ring和Strip都确定下来了。如果必要在自动放置标准单元和宏单元之后，你可以先做一次PNA(power network analysis）--IR drop and EM .

　　3. Placement -自动放置标准单元。

　　布局规划后，宏单元、I/O Pad的位置和放置标准单元的区域都已确定，这些信息SE（SiliconEnsemble）会通过DEF文件传递给(PhysicalCompiler),PC根据由综合给出的.DB文件获得网表和时序约束信息进行自动放置标准单元，同时进行时序检查和单元放置优化。如果你用的是PC+Astro那你可用write_milkway, read_milkway 传递数据。2、架构设计与算法设计根据客户提出的规格要求，对一些功能进行算法设计，拿出设计解决方案和具体实现架构，划分模块功能。

数字系统实时验证

在利用MP3C硬件平台的基础上搭建验证平台来实现对数字系统的验证,根据该系统的特点,完成了软硬件验证平台的构建和软件的配置。该验证系统主要是由APTIX MP3C系统、Spartan-IIE FPGA和相应的EDA软件等组成。 主要对验证的整体方案以及系统各个模块的功能和实现进行了深入的分析。介绍了IC设计的流程和IC验证的重要性;并对MP3C的FPCB和FPIC等模块以及Spartan-IIE开发板的FPGA、I/O和接口等模块的性能和使用方法进行了详细说明。如果把中央处理器CPU比喻为整个电脑系统的心脏，那么主板上的芯片组就是整个身体的躯干。

然后提出了以MP3C为***的快速数字系统验证的硬件平台实现方法,其中激励产生和数据采集观察是通过在一块评估板中来实现;在EXPLORER软件中完成整个系统的搭建、FPGA的布局布线和FPCB的编译。并且根据这一方法实现了对复杂数字系统FFT进行验证,后得出了正确的结果,证明这一方法是切实有效的。此方法能缩短IC开发周期,提高IC验证的效率,对将来IC发展来说很具有实际意义。尺寸缩小有其物理限制不过，制程并不能***制的缩小，当我们将晶体管缩小到20奈米左右时，就会遇到***物理中的问题，让晶体管有漏电的现象，抵销缩小L时获得的效益。