第二类：晶圆级封装（WLP）。这类封装主要涉及扇入型（fan-in）和扇出型（fan-out）两种封装类型。WLP封装时裸片还在晶圆上。单芯片、多芯片、MEMS或无源元器件均可以并排式（side-by-side）方式嵌入到有机层压基板（organiclaminatesubstrate）之中。一般来说，WLP是一种无基板封装。WLP利用由布线层（routing layers）或重新布线层（RDL）构成的薄膜来代替基板，该薄膜在封装中提供电气连接。

RDL不会直接与电路板连接。相反，WLP会在封装体底部使用锡球，从而将RDL连接到电路板。

Drofenik和Vorarberger还补充道：“ECP还支持模块化的趋势，通过降低其他封装技术的成本来实现。隐身的电子器件（嵌入式芯片）可有效防止逆向工程和造假。”

嵌入式芯片是将多个芯片集成到单个封装体中的几种方法之一，但并不是唯i一选择。TEL NEXX公司的战略业务发展总监Cristina Chu说：“系统级封装是***i受欢迎的选择。由于成本原因，扇出型封装也有很大的发展潜力。另一种获得尺寸缩小好处的方法是将多个器件放在单个***封装体中，这可能会以较低的成本提供SoC的功能。正是这些封装解决方案为市场提供价格更低、技术更好的解决方案。”（ASM Pacific已宣布从TEL公司收购TEL NEXX的计划。）

另一个选项是2.5D/3D。所有这些封装类型为客户提供了多种选择。IC供应商可继续根据传统的芯片尺寸的缩小规律来开发片上系统（SoC）产品，此外，只有少数供应商能够负担得起***节点的设计成本。

另一种获得尺寸缩小好处的方法是将多个器件放在单个***封装体中，这可能会以较低的成本提供SoC的功能。这就是所谓的异构集成。

其他公司在竞争中增强自身实力。2013年，GE收购了市场上的领i先企业Imbera。2015年，ASE和TDK在竞争中成立了一家合资企业。IC供应商可继续根据传统的芯片尺寸的缩小规律来开发片上系统（SoC）产品，此外，只有少数供应商能够负担得起***节点的设计成本。根据Yole的报告，到2015年，该合资企业中的嵌入式芯片封装业务规模达到了2400万美元。但在2016年和2017年期间，该公司的业务出现了下滑，主要原因是该技术的关键市场（用于移动设备的摄像头模块）增速放缓。

此外，嵌入式芯片的产品设计周期比预期的要长。TechSearch的Vardaman说：“良率是嵌入式芯片的主要挑战之一。”

然而，如今嵌入式芯片封装正呈现新的增长态势。Yole的Hsu说：“这项技术正在逐渐复兴，对数据中心这类有优化热管理需求的行业吸引力巨大。汽车行业对这项技术也有浓厚的兴趣。事实上，根据Hsu的说法，这项技术与扇出（fan-out）型封装、引线框架封装（leadframepackages）和功率模块（powermodules）封装有重叠之处，有时还会相互竞争。该技术主要适用于有高功耗（热管理更佳）或超小型（厚度更薄）需求的应用。”

与其他技术相同，嵌入式芯片封装这项技术同样面临着成本、良率和其他问题。Hsu说：“嵌入芯片后，就很难对***终的产品进行测试了。嵌入式芯片的供应链还相对不够成熟。”